فایل ورد کامل تحقیق درمورد زبان توصیف سخت افزار VHDL

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 فایل ورد کامل تحقیق درمورد زبان توصیف سخت افزار VHDL دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد فایل ورد کامل تحقیق درمورد زبان توصیف سخت افزار VHDL  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی فایل ورد کامل تحقیق درمورد زبان توصیف سخت افزار VHDL،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن فایل ورد کامل تحقیق درمورد زبان توصیف سخت افزار VHDL :

با دانلود تحقیق در مورد زبان توصیف سخت افزار VHDL در خدمت شما عزیزان هستیم.این تحقیق زبان توصیف سخت افزار VHDL را با فرمت word و قابل ویرایش و با قیمت بسیار مناسب برای شما قرار دادیم.جهت دانلود تحقیق زبان توصیف سخت افزار VHDL ادامه مطالب را بخوانید.

نام فایل:تحقیق در مورد زبان توصیف سخت افزار VHDL

فرمت فایل:word و قابل ویرایش

تعداد صفحات فایل:۲۲ صفحه

قسمتی از فایل:

VHDL زبان توصیف سخت افزاری برای طراحی مدارات دیجیتال می باشد. و مانند سایر زبانهای برنامه نویسی دارای دستورات خاص خود می باشد.

برای یادگیری زبان VHDL دانستن جبر بول و آشنایی با مدارات منطقی ضروری است. لذا ما فرض می کنیم که دوستان با دو مقوله فوق آشنایی کافی دارند.

و اما یادگیری VHDL چه مزایایی دارد. قبل از هرچیز باید گفت که هدف از یادگیری VHDL خصوصاْ در ایران طراحی مدارات دیجیتال و پیاده سازی در FPGA می باشد هرچند مدار طراحی شده را بصورت ASIC (آی سی خاص) نیز می توان پیاده سازی نمود اما غالباْ مدارات دیجیتال با هدف پیاده سازی در FPGA طراحی می شوند.

برای یادگیری VHDL در این مقطع نیاز به نرم افزاری برای شبیه سازی مدارات طراحی شده خواهیم داشت. نرم افزارهای زیادی برای این منظور وجود دارند اما بهترین و آسانترین انها Active-HDL می باشد که نتایج شبیه سازی را بصورت شکل موجهای گرافیکی نمایش می دهد. و در عین حال کار کردی آسان دارد.

^{تاریخچه}

نام VHDL شامل دو بخش V و HDL به معنیVHSIC : Very High Speed Integrated Circuits

HDL : Hardware Description Language

استاندارد IEEE 1076-1987

استاندارد IEEE 1076-1993

Verilog و ABEL (Advanced Boolean Equation Language )

^{ویژگی ها}

HDLها ذاتا موازی (همروند) هستند

vترتیب دستورات مهم نیست

vمبتنی بر رخداد

vامکان استفاده از دستورات ترتیبی را نیز دارد

اهداف اساسی

vمستند سازی : نگهداری، ارائه، تبادل، استفاده مجدد

vشبیه سازی : بررسی نتایج و ارزیابی

vسنتز : با هدف پیاده سازی در FPGA یا بصورت ASIC

اجرا= شبیه سازی

^{نیازمندی ها}

حداقل نیازمندی ها برای یادگیری زبان VHDL

vدانستن جبر بول و آشنایی با مدارات منطقی

vداشتن ابزار CAD مناسب

^{توصیف رفتاری و ساختاری}

سه حوزه رفتاری، ساختاری و هندسی (فیزیکی) داریم

VHDL : امکان توصیف طرح بصورت رفتاری و ساختاری