فایل ورد کامل ترجمه مقاله مبدل آنالوگ به دیجیتال خط لوله ای ۲۵ صفحه در word

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 فایل ورد کامل ترجمه مقاله مبدل آنالوگ به دیجیتال خط لوله ای ۲۵ صفحه در word دارای ۲۵ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

لطفا نگران مطالب داخل فایل نباشید، مطالب داخل صفحات بسیار عالی و قابل درک برای شما می باشد، ما عالی بودن این فایل رو تضمین می کنیم.

فایل ورد فایل ورد کامل ترجمه مقاله مبدل آنالوگ به دیجیتال خط لوله ای ۲۵ صفحه در word  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی فایل ورد کامل ترجمه مقاله مبدل آنالوگ به دیجیتال خط لوله ای ۲۵ صفحه در word،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن فایل ورد کامل ترجمه مقاله مبدل آنالوگ به دیجیتال خط لوله ای ۲۵ صفحه در word :

دانلود فایل ورد کامل ترجمه مقاله مبدل آنالوگ به دیجیتال خط لوله ای ۲۵ صفحه در word
ترجمه در قالب فایل Word و قابل ویرایش میباشد
سال انتشار:۲۰۱۲
تعداد صفحه ترجمه:۱۲
تعداد صفحه فایل انگلیسی:۷

موضوع انگلیسی :Pipelined Analog-to-Digital converter (ADC)
موضوع فارسی:دانلود فایل ورد کامل ترجمه مقاله مبدل آنالوگ به دیجیتال خط لوله ای ۲۵ صفحه در word
چکیده انگلیسی:Abstract A set of low-power techniques is proposed to
realize low power design in pipeline analog-to-digital
converter (ADC). These techniques include removing the
active S/H (i.e., SHA-less), sharing the opamp between the
adjacent multi-bit-per-stages, low-power high-efficiency
high-swing amplifier technique. Also, a new sampling
topology is proposed to minimize aperture error by
matching the time constant between the two input signal
paths. All these skills are verified by simulation in the
design of the 1.8-V 11-bit 40-MHz ADC in a 0.18-lm
CMOS process with power dissipation 21-mW, signal-tonoise-
and-distortion ratio (SNDR) 65-dB, effective number
of bit (ENOB) 10.5-bit, spurious free dynamic range
(SFDR) 78-dB, total harmonic distortion (THD) -75.4-dB,
signal-to-noise ratio (SNR) 65.4-dB and figure-of-merit
(FOM) 0.18 pJ/step.
چکیده فارسی:

مجموعه ای از تکنیک های توان پایین برای تشخیص طرح توان پایین در مبدل آنالوگ به دیجیتال (ADC) خط لوله مطرح شده است. این تکنیک ها شامل حذف S/H فعال، به اشتراک گذاری تقویت کننده عملیاتی (اوپامپ) بین چندین بیت در هر مرحله مجاور، تکنیک تقویت کننده توان پایین، بازدهی بالا، نوسان بالا می باشند. همچنین، توپولوژی نمونه برداری جدید برای به حداقل رسانی خطای دستگاه توسط انطباق ثابت زمانی بین دو مسیر سیگنال ورودی مطرح شده است. همه این مهارت ها توسط شبیه سازی در طرح ADC 40MHz 11-bit 1.8V در فرایند CMOS 0.18 µm با انتشار توان ۲۱mW، نسبت سیگنال به نویز و اغتشاش (SNDR) به اندازه ۶۵ دسی بل، تعداد موثر بیت (ENOB) 10.5-bit، محدوده داینامیک آزاد کاذب (SFDR) 78dB ، اغتشاش هارمونیک کل (THD) -75.4-dB، نسبت سیگنال به نویز (SNR) 64.5 dB و رقم شایستگی (FOM) 0.18 pJ/step ، بررسی می شوند.

کلیدواژه: مبدل آنالوگ به دیجیتال، ADC خط لوله ای، امپلی فایر با نوسان بالا، توان پایین، SHA پایین، خط لوله، به اشتراک گذاری تقویت کننده عملیاتی.