فایل ورد کامل ادغام تکنیک های VLIW و پردازش بردار برای معماری پردازنده ای با عملکرد بالا و ساده

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

این مقاله، ترجمه شده یک مقاله مرجع و معتبر انگلیسی می باشد که به صورت بسیار عالی توسط متخصصین این رشته ترجمه شده است و به صورت فایل ورد (microsoft word) ارائه می گردد

متن داخلی مقاله بسیار عالی، پر محتوا و قابل درک می باشد و شما از استفاده ی آن بسیار لذت خواهید برد. ما عالی بودن این مقاله را تضمین می کنیم

فایل ورد این مقاله بسیار خوب تایپ شده و قابل کپی و ویرایش می باشد و تنظیمات آن نیز به صورت عالی انجام شده است؛ به همراه فایل ورد این مقاله یک فایل پاور پوینت نیز به شما ارئه خواهد شد که دارای یک قالب بسیار زیبا و تنظیمات نمایشی متعدد می باشد

توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل می باشد و در فایل اصلی فایل ورد کامل ادغام تکنیک های VLIW و پردازش بردار برای معماری پردازنده ای با عملکرد بالا و ساده،به هیچ وجه بهم ریختگی وجود ندارد

تعداد صفحات این فایل: ۴۸ صفحه

در این مقاله یک معماری پردازنده جدید به نام VVSHP برای افزایش سرعت برنامه های داده موازی پیشنهاد شده است که اهمیت رو به رشدی دارد و خواستار افزایش عملکرد سخت افزار می باشد. VVSHP، تکنیک های VLIW و پردازش بردار را برای معماری پردازنده ساده با عملکرد بالا ادغام کرد. نکته کلیدی VVSHP، اجرای دستورالعمل های اسکالر متعدد در داخل VLIW و دستورالعمل های بردار در مسیر های داده در اجرای موازی واحد است. نکته کلیدی دیگر این است که کاهش پیچیدگی VVSHP با طراحی دو بخش فایل ثبت صورت می گیرد: (۱) بخش مشترک بردار اسکالر با هشت پورت خوانده شده / چهار پورت نوشتن است که ثبت ۶۴۳۲ بیتی (۶۴ اسکالر یا ۱۶۴ ثبت بردار) را برای ذخیره سازی عددی داده ها / بردار دارد و (۲) بخشی برداری با دو پورت خواندن / یک پورت نوشتن که ۴۸ ثبت بردار را برای هر ذخیره داده های برداری ۴۳۲ بیتی دارد. علاوه بر این، داده های برداری پردازش با طول مختلف ۱ تا ۲۵۶ نشان دهنده یک نکته کلیدی برای کاهش سربار حلقه است. VVSHP می تواند به چهار عملیات اسکالر / بردار در هر چرخه برای پردازش موازی مجموعه ای از عملوند و تولید تا چهار نتایج برای بازگشت به فایل ثبت VVSHP نوشته شود.
با این حال، آن نمی توانید بیش از یک عملیات حافظه در یک زمان، که بارهای / ذخیره های داده های عددی / بردار ۱۲۸ بیتی از حافظه داده باشد. طراحی پردازنده VVSHP پیشنهادی ما با استفاده از VHDL و هدف قرار دادن Xiliفایل ورد کامل ادغام تکنیک های VLIW و پردازش بردار برای معماری پردازنده ای با عملکرد بالا و ساده FPGA Virtex-5 اجرا می شود و عملکرد آن ارزیابی شده است.

کلمات کلیدی: برنامه های کاربردی داده های موازی | VLIW | پردازش برداری | VHDL | ارزیابی کارایی

عنوان انگلیسی:

Merging VLIW and vector processing techniques for a simple, high-performance processor architecture

~~en~~ writers :

Mostafa I. Soliman

This paper proposes a new processor architecture called VVSHP for accelerating data-parallel applications, which are growing in importance and demanding increased performance from hardware. VVSHP
merges VLIW and vector processing techniques for a simple, high-performance processor architecture.
One key point of VVSHP is the execution of multiple scalar instructions within VLIW and vector
instructions on unified parallel execution datapaths. Another key point is to reduce the complexity of
VVSHP by designing a two-part register file: (1) shared scalar–vector part with eight-read/four-write
ports 64
۳۲-bit registers (64 scalar or 16
۴ vector registers) for storing scalar/vector data and
(۲) vector part with two-read/one-write ports 48 vector-registers, each stores 4
۳۲-bit vector data.
Moreover, processing vector data with lengths varying from 1 to 256 represents a key point for reducing
the loop overheads. VVSHP can issue up to four scalar/vector operations in each cycle for parallel
processing a set of operands and producing up to four results to be written back into VVSHP register file.
However, it cannot issue more than one memory operation at a time, which loads/stores 128-bit scalar/
vector data from/to data memory. The design of our proposed VVSHP processor is implemented using
VHDL targeting the Xiliفایل ورد کامل ادغام تکنیک های VLIW و پردازش بردار برای معماری پردازنده ای با عملکرد بالا و ساده FPGA Virtex-5 and its performance is evaluated.

Keywords: Data-parallel applications | VLIW | Vector processing | VHDL | Performance evaluation

$$en!!