فایل ورد کامل طراحی و تجزیه و تحلیل ضرب کننده کم توان و کمپرسور ۲ : ۴ با استفاده از منطق آدیاباتیک

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

این مقاله، ترجمه شده یک مقاله مرجع و معتبر انگلیسی می باشد که به صورت بسیار عالی توسط متخصصین این رشته ترجمه شده است و به صورت فایل ورد (microsoft word) ارائه می گردد

متن داخلی مقاله بسیار عالی، پر محتوا و قابل درک می باشد و شما از استفاده ی آن بسیار لذت خواهید برد. ما عالی بودن این مقاله را تضمین می کنیم

فایل ورد این مقاله بسیار خوب تایپ شده و قابل کپی و ویرایش می باشد و تنظیمات آن نیز به صورت عالی انجام شده است؛ به همراه فایل ورد این مقاله یک فایل پاور پوینت نیز به شما ارئه خواهد شد که دارای یک قالب بسیار زیبا و تنظیمات نمایشی متعدد می باشد

توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل می باشد و در فایل اصلی فایل ورد کامل طراحی و تجزیه و تحلیل ضرب کننده کم توان و کمپرسور ۲ : ۴ با استفاده از منطق آدیاباتیک،به هیچ وجه بهم ریختگی وجود ندارد

تعداد صفحات این فایل: ۲۴ صفحه

برای برنامه های کاربردی سرعت بالا، در ضرب کننده برای انجام جمع حاصلضرب جزئی از تعداد زیادی جمع کننده یا کمپرسور استفاده شده است. در این مقاله روش جدیدی برای کاهش توان برقی یک سیستم معین توسعه یافته که منطق آدیاباتیک نام دارد. ضرب کننده آرایه، ضرب کننده ۴X4 ودیک و ضرب کننده ۸X8 با استفاده از منطق بازیابی انرژی در اینورتر طراحی شده اند. تعداد جمع کننده ها با معرفی نوع خاصی از جمع کننده که در هر دهه قادر به اضافه کردن پنج/ شش/ هفت بیت می باشد، کاهش می یابد. این جمع کننده ها کمپرسور نامیده می شوند. یک کمپرسور ۲ : ۴ با استفاده از منطق آدیاباتیک در ضرب کننده و به منظور کاهش قدرت بوسیله تسهیل روش منطق کم توان توسعه یافته است. ضرب کننده ودیک با استفاده از کمپرسور طراحی شده و نتایج توان برقی با استفاده از ابزار TANNER EDA 12.0 به دست آمده است. این مقاله با استفاده از منطق آدیاباتیک در اینورتر و کمپرسور، طرح جدیدی را برای تجزیه و تحلیل مالتی پلایرهای کم قدرت ارائه می نماید.

واژه های کلیدی: منطق آدیاباتیک | کمپرسور | ضرب کننده ها.

عنوان انگلیسی:

Design and Analysis of Low Power Multipliers and 4:2 Compressor Using Adiabatic Logic

~~en~~ writers :

Vijayasalini. P1, Nirmal kumar. R2, Dhivya. S. P3, Dr. G.M. Tamilselvan

For high speed applications, a huge number of
adders or compressors are to be used in multiplications to
perform the partial product addition. In this paper a new
approach of reducing power for a given system is developed
that is adiabatic logic. The Array multiplier, Vedic 4×4
multiplier and 8×8 multiplier are designed using energy
recovery logic in the inverter. The number of adders is
reduced by introducing special kind of adders that are
capable to add five/six/seven bits per decade. These adders
are called compressors. A 4:2 compressor is developed using
adiabatic logic for multiplier in order to reduce the power
with facilitation of low power logic technique. The Vedic
multiplier is designed using the compressor and the power
results are obtained using TANNER EDA 12.0 tool. This
paper presents a novel scheme for analysis of low power
multipliers using adiabatic logic in inverter and in the
compressor.

Keywords: Adiabatic logic | Compressor | Multipliers.

$$en!!