فایل ورد کامل یک SAR ADC 9.1-ENOB 1-kS/s در تکنولوژی CMOS 0/13 نانومتر برای تجهیزات کاشت پزشکی

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

این مقاله، ترجمه شده یک مقاله مرجع و معتبر انگلیسی می باشد که به صورت بسیار عالی توسط متخصصین این رشته ترجمه شده است و به صورت فایل ورد (microsoft word) ارائه می گردد

متن داخلی مقاله بسیار عالی، پر محتوا و قابل درک می باشد و شما از استفاده ی آن بسیار لذت خواهید برد. ما عالی بودن این مقاله را تضمین می کنیم

فایل ورد این مقاله بسیار خوب تایپ شده و قابل کپی و ویرایش می باشد و تنظیمات آن نیز به صورت عالی انجام شده است؛ به همراه فایل ورد این مقاله یک فایل پاور پوینت نیز به شما ارئه خواهد شد که دارای یک قالب بسیار زیبا و تنظیمات نمایشی متعدد می باشد

توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل می باشد و در فایل اصلی فایل ورد کامل یک SAR ADC 9.1-ENOB 1-kS/s در تکنولوژی CMOS 0/13 نانومتر برای تجهیزات کاشت پزشکی،به هیچ وجه بهم ریختگی وجود ندارد

تعداد صفحات این فایل: ۲۵ صفحه

۵- نتیجه گیری
در این مقاله، ما یک SAR ADC با توان فوق العاده پایین را با تکنولوژی ۱۳۰ میکرومتر CMOS برای تجهیزات کاشت پزشکی ارائه دادیم. ADC به یک ۹۱ ENOB با مصرف توان ۵۳ نانو وات در یک نرخ نمونه برداری ۱kS/s دست یافته است. این مقاله از یک روش طراحی با توان فوق العاده پایین که حداکثر سادگی در معماری ADC، تعداد اندک ترانزیستور، روش های مدار نشتی کم و DAC خارنی تطبیق یافته با یک روش سوئیچ که منجر به نمونه برداری محدوده کامل بدون بوت-استرپ کردن سوئیچ و ولتاژ ریست دقیق مواجه است را پیشنهاد می دهد. بعلاوه، یک روش تغذیه دوگانه نیز به منطق SAR اجازه کار کردن در ولتاژ ۰۴ ولت را می دهد که منجر به ۱۵ درصد در کاهش توان در مقایسه با روش تک منبع ۱ ولتی بدون هیچگونه تلفاتی در معماری ADC می شود. مقاله همچنین نشان میدهد که در چنین نرخ نمونه برداری پایینی، توان نشتی می تواند یک بخش قابل توجه از کل مصرف توان ADC را داشته باشد که سبب کاهش بازده انرژی و FOM می شود.

عنوان انگلیسی:A 53-nW 9.1-ENOB 1-kS/s SAR ADC in 0.13- µm CMOS for Medical Implant Devices~~en~~

V. CONCLUSION

In this paper, we have presented an ultra-low-power SAR ADC in 0.13- m CMOS technology for medical implant devices. The ADC achieves 9.1 ENOB with a power consumption of 53 nW at a sampling rate of 1 kS/s. It utilizes an ultra-low power design strategy, imposing maximum simplicity on ADC architecture, low transistor count, low leakage circuit techniques, and a matched capacitive DAC with a switching scheme which results in full-range sampling without switch bootstrapping and extra reset voltage. Furthermore, a dual-supply scheme allows the SAR logic to operate at 0.4 V, resulting in 15% power reduction compared to the 1-V single-supply mode without any loss in ADC performance. The paper has also shown that at such low-sampling rates, leakage power can be a significant portion of the total ADC power consumption, degrading the energy efficiency and FOM.

$$en!!