فایل ورد کامل معماری حافظه هیبریدی برای مقیاس گذاری ولتاژ در پردازشگر های بیوپزشکی چند هسته ای

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

این مقاله، ترجمه شده یک مقاله مرجع و معتبر انگلیسی می باشد که به صورت بسیار عالی توسط متخصصین این رشته ترجمه شده است و به صورت فایل ورد (microsoft word) ارائه می گردد

متن داخلی مقاله بسیار عالی، پر محتوا و قابل درک می باشد و شما از استفاده ی آن بسیار لذت خواهید برد. ما عالی بودن این مقاله را تضمین می کنیم

فایل ورد این مقاله بسیار خوب تایپ شده و قابل کپی و ویرایش می باشد و تنظیمات آن نیز به صورت عالی انجام شده است؛ به همراه فایل ورد این مقاله یک فایل پاور پوینت نیز به شما ارئه خواهد شد که دارای یک قالب بسیار زیبا و تنظیمات نمایشی متعدد می باشد

توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل می باشد و در فایل اصلی فایل ورد کامل معماری حافظه هیبریدی برای مقیاس گذاری ولتاژ در پردازشگر های بیوپزشکی چند هسته ای،به هیچ وجه بهم ریختگی وجود ندارد

تعداد صفحات این فایل: ۲۰ صفحه

Vنتیجه گیری ها
ما در این کار معماری حافظه ۶T/8T را برای پردازشگر های بیوپزشکی چند هسته ای معرفی می کنیم . معماری های حافظه کلاسیک تشکیل شده از حافظه های ۶T-SRAM با موضوعات قابلیت اطمینان در زمانی مواجه اند که ولتاژ تامین تا آستانه کاهش می یابد . حاشیه نویز ایستاء برای چنین سل های حافظه ای باعث به خطر افتادن صحت اجراء می گردد که مقیاس گذاری ولتاژ متخاصم را غیر ممکن می سازد . معماری پیشنهادی تا حد زیادی از نیازمندی های رد حافظه یا حجم کار پردازش بیو پزشکی سود می برد و در روشی قابل اطمینان برای نقاط عملیاتی متفاوت تطبیق می یابد . راه حل ما یک بهبود مهم را در صرفه جویی انرژی ( ۲۵ درصد در سناریو واقعی ) در زمانی نشان می دهد که با معماری ۶T با سربار مساحت ناچیز مقایسه شده بود .

عنوان انگلیسی:Hybrid Memory Architecture for Voltage Scaling in Ultra-Low Power Multi-Core Biomedical Processors~~en~~

V. CONCLUSIONS

In this work we introduce a 6T/8T hybrid memory architecture for multi-core biomedical processors. Classic memory architectures composed of 6T-SRAM memories face reliability issues when reducing supply voltage to threshold. Static noise margin for such memory cells compromise execution correctness making aggressive voltage scaling not feasible. The proposed architecture greatly benefits from the varying workload/memory footprint requirements of biomedical processing, adapting in a reliable way to different operating points. Our solution offers significant improvements in energy saving ( 25% in a realistic scenario) when compared to a 6T-only architecture with a negligible ( 2%) area overhead.

$$en!!