فایل ورد کامل یک مبدل آنالوگ به دیجیتال SAR 2 بیت بر سیکل و ۴۰۰ MS/s با DAC مقاومتی

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

این مقاله، ترجمه شده یک مقاله مرجع و معتبر انگلیسی می باشد که به صورت بسیار عالی توسط متخصصین این رشته ترجمه شده است و به صورت فایل ورد (microsoft word) ارائه می گردد

متن داخلی مقاله بسیار عالی، پر محتوا و قابل درک می باشد و شما از استفاده ی آن بسیار لذت خواهید برد. ما عالی بودن این مقاله را تضمین می کنیم

فایل ورد این مقاله بسیار خوب تایپ شده و قابل کپی و ویرایش می باشد و تنظیمات آن نیز به صورت عالی انجام شده است؛ به همراه فایل ورد این مقاله یک فایل پاور پوینت نیز به شما ارئه خواهد شد که دارای یک قالب بسیار زیبا و تنظیمات نمایشی متعدد می باشد

توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل می باشد و در فایل اصلی فایل ورد کامل یک مبدل آنالوگ به دیجیتال SAR 2 بیت بر سیکل و ۴۰۰ MS/s با DAC مقاومتی،به هیچ وجه بهم ریختگی وجود ندارد

تعداد صفحات این فایل: ۲۶ صفحه

۶- نتیجه گیری
این مقاله یک ADC 400 MS/x 8 بیتی مبتنی بر DAC مقاومتی ۲-b/C SAR را ارائه می کند که جهت دستیابی به بازده مناسب در سرعت تبدیل بالا استفاده شده است. چندین راه حل مختلف در سطح مدار و لایه مانند مدارهای نمونه برداری درونیابی و اینورتر سری مبتنی بر دیکودر، هزینه سطح/توان را در ADC بهینه می کنند. یک شبکه بوت-استرپ تزویج شده متقاطع و کالیبراسیون افست دقت را نیز افزایش می دهد. ADC پیشنهاد شده یک راه حل ارزشمند جهت حل کردن بده بستان میان توان، سرعت و دقت تشخیص بوده و به یک FOM برابر با ۷۳ fJ/Conversion در نرخ تبدیل ۴۰۰-MS/s دست پیدا می کند. با مقایسه با SAR ADC خازنی، این ساختار ADC ممکن است بازدهی کمتری در سطح دقت بالا داشته باشد اما محدوده کاربردی SAR ADC ها را در سرعت افزایش می دهد. همچنین چنین باور داریم که این روش می تواند در تکنولوژی های آتی به خوبی مقیاس دهی شود.

عنوان انگلیسی:An 8-b 400-MS/s 2-b-Per-Cycle SAR ADC With Resistive DAC~~en~~

VI. CONCLUSION

This paper presents an 8-b 400-MS/s ADC with resistive DAC-based 2-b/C SAR structure, which has been demonstrated to achieve good efficiency at high conversion speed. Several effective solutions at the circuit and layout level, like the interpolated sampling circuits and cascaded-inverter based decoder, optimize the power/area cost of the ADC. A cross-coupled bootstrapping network and offset calibration enhance the accuracy. The proposed ADC is a valuable solution to solve the stringent tradeoff among power, speed, and resolution and achieves a FOM of 73 fJ/conversion-step at a 400-MS/s conversion rate. Comparing with capacitive SAR ADC, this ADC topology my lose effectiveness at high resolution level, but it extends the application range of SAR ADCs in speed. It is also believed to be a good approach that might scale well into future technologies.

$$en!!