فایل ورد کامل معماری VLSI برای افزایش تحمل خطا در شبکه روی تراشه (NoC) با استفاده از توپولوژی مش چهار یدک و پیکربندی مجدد دینامیک

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

این مقاله، ترجمه شده یک مقاله مرجع و معتبر انگلیسی می باشد که به صورت بسیار عالی توسط متخصصین این رشته ترجمه شده است و به صورت فایل ورد (microsoft word) ارائه می گردد

متن داخلی مقاله بسیار عالی، پر محتوا و قابل درک می باشد و شما از استفاده ی آن بسیار لذت خواهید برد. ما عالی بودن این مقاله را تضمین می کنیم

فایل ورد این مقاله بسیار خوب تایپ شده و قابل کپی و ویرایش می باشد و تنظیمات آن نیز به صورت عالی انجام شده است؛ به همراه فایل ورد این مقاله یک فایل پاور پوینت نیز به شما ارئه خواهد شد که دارای یک قالب بسیار زیبا و تنظیمات نمایشی متعدد می باشد

توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل می باشد و در فایل اصلی فایل ورد کامل معماری VLSI برای افزایش تحمل خطا در شبکه روی تراشه (NoC) با استفاده از توپولوژی مش چهار یدک و پیکربندی مجدد دینامیک،به هیچ وجه بهم ریختگی وجود ندارد

تعداد صفحات این فایل: ۱۳ صفحه

IV. نتیجه گیری

در این مقاله، یک معماری VLSI که از افزونگی سطح روتر استفاده کرده که بعنوان شبکه چهار یدکی مورد اشاره قرار گرفته، برای طرح های NoC تحمل خطا پیشنهاد شده است. این طرح با این مشکل سر و کار دارد که روتر معیوب، ارتباطات میان PE های سالم را از بین می‌برد. طرح پیشنهادی بطور قابل توجهی اعتبار سیستم و زمان متوسط برای شکست آنرا بهبود می بخشد. پیکربندی مجدد توپولوژی و الگوریتم مسیریابی می‌تواند بطور پویا انجام شود. NoC بعد از پیکربندی مجدد، دوباره با شبکه اصلی سازگار می‌شود که نشان می دهد این طرح برای لایه‌های فوقانی از جمله سیستم عامل‌ها و برنامه‌های کاربردی کاربر، شفاف است. در شبکه چهار یدکی پیشنهادی ، اعتبار NoC توسط استفاده از روترهای یدکی که بطور منظم به تعداد زیادی از روترهای اصلی متصل هستند، بهبود می‌یابد. بنابراین، بالاسری سخت افزار با خروجی بالا، پایین نگه داشته می‌شود. این ایده در استفاده از افزونگی، در توپولوژی ۲Dشبکه محدود نمی‌شود؛ آن همچنین می‌تواند در NoC هایی با دیگر توپولوژی ها استفاده شود و بیشتر می‌تواند برای لینک‌های تحمل شکست (خطا) گسترش یابد. معماری تحمل خطای پیشنهادی در نتیجه مقیاس پذیر است و بطور بالقوه در طرح‌های NoC آینده مفید است.

عنوان انگلیسی:A VLSI Architecture for Enhancing the Fault Tolerance of NoC using Quad-spare Mesh Topology and Dynamic Reconfiguration~~en~~

IV. CONCLUSIONS

In this paper, a VLSI architecture employing router-level redundancy, referred to as a quad-spare mesh, is proposed for fault tolerant NoC designs. This design deals with the problem that a faulty router breaks the communication between healthy PEs. The proposed design significantly improves a system’s reliability and its mean time to failure. Topology reconfiguration and routing algorithm can be performed dynamically. The NoC after reconfiguration is consistent to the original network, which implies that this design is transparent to the upper layers including operating systems and user applications. In the proposed quad-spare mesh, the reliability of an NoC is improved by using spare routers, which are regularly connected to as many original routers as possible. Therefore, the hardware overhead is kept low with a high throughput. This idea on the use of redundancy is not restricted in the 2Dmesh topology; it could also be used in NoCs with other types of topologies and could further be extended to tolerate faulty links. The proposed fault tolerant architecture is therefore scalable and potentially useful in future NoC designs.

$$en!!