فایل ورد کامل مدار نمونه گیر و نگهدارنده S / H) 14) بیتی ۵۰ms/s برای ADC پایپی

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

این مقاله، ترجمه شده یک مقاله مرجع و معتبر انگلیسی می باشد که به صورت بسیار عالی توسط متخصصین این رشته ترجمه شده است و به صورت فایل ورد (microsoft word) ارائه می گردد

متن داخلی مقاله بسیار عالی، پر محتوا و قابل درک می باشد و شما از استفاده ی آن بسیار لذت خواهید برد. ما عالی بودن این مقاله را تضمین می کنیم

فایل ورد این مقاله بسیار خوب تایپ شده و قابل کپی و ویرایش می باشد و تنظیمات آن نیز به صورت عالی انجام شده است؛ به همراه فایل ورد این مقاله یک فایل پاور پوینت نیز به شما ارئه خواهد شد که دارای یک قالب بسیار زیبا و تنظیمات نمایشی متعدد می باشد

توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل می باشد و در فایل اصلی فایل ورد کامل مدار نمونه گیر و نگهدارنده S / H) 14) بیتی ۵۰ms/s برای ADC پایپی،به هیچ وجه بهم ریختگی وجود ندارد

تعداد صفحات این فایل: ۱۸ صفحه

۴ نتیجه اندازه گیری
ADC لوله ای در یک استاندارد ۰۱۸ µm از فرایند ۱P6M CMOS پیاده سازی شده است. شکل ۱۰ عکس میکروسکوپی از تراشه ساخته شده را نشان می دهد. مدار S / H در سمت راست تراشه قرار گرفته و مساحت آن ۱ میلی متر مربع است.
در آزمایش تست شده، یک ژنراتور شکل موج دلخواه Rigol DG5071برای تامین موج ورودی سینوسی و اسیلوسکوپ MSO4054 تکترونیکسبرای مشاهده پاسخ گذرا استفاده شده اند. نتایج اندازه گیری با ورودی شکل موج سینوسی آنالوگ ۵ مگاهرتز و نرخ نمونه برداری MS / s 50 در جدول ۳ خلاصه شده اند. شکل ۱۱ طیف خروجی ورودی آنالوگ را با ۵ مگاهرتز نشان می دهد. شکل ۱۲ تغییرات SFDR را در مقابل چندین بسامد سیگنال های ورودی نشان می دهد ، می توان به وضوح مشاهده کرد که SFDR هنگام که سیگنال ورودی ۱۰۰ kHz است به۱۱۰۹۷ dB و وقتی سیگنال ورودی ۲۰ مگاهرتز است، به ۸۸۸۴ dB تنزل می یابد. نتایج آزمون نشان می دهد که عملکرد مدار S / H زمانی که بسامد ورودی تا ۲۰ مگاهرتز است، به میزان ناچیزی کاهش می یابد.

عنوان انگلیسی:A 14-bit 50 MS/s sample-and-hold circuit for pipelined~~en~~

۴ The measurement result

The pipeline ADC is implemented in a standard 0.18 m 1P6M CMOS process. Figure 10 shows the die photomicrograph of the fabricated chip. The S/H circuit is laid out on the right of the chip, and the area is 1 mm2 . In the test experiment, a Rigol DG5071 arbitrary waveform generator is used to supply the input sine wave and Tektronix MSO4054 oscilloscope is used to observe the transient response. The measured results with an input of 5 MHz analog sine waveform and a sampling rate of 50 MS/s are summarized in Table 3. Figure 11 shows the output spectrum with 5 MHz analog input. Figure 12 shows the variation of the SFDR across several frequencies of input signals, and it can be clearly seen that the SFDR is falling from 110.97 dB when the input signal is 100 kHz to 88.84 dB when the input signal is 20 MHz. Test results show that performance of the S/H circuit degrades slightly when the input frequency is up to 20 MHz.

$$en!!