فایل ورد کامل طراحی تمام جمع کننده تحمل خطای زمان واقعی برای کاربردهای حیاتی

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

این مقاله، ترجمه شده یک مقاله مرجع و معتبر انگلیسی می باشد که به صورت بسیار عالی توسط متخصصین این رشته ترجمه شده است و به صورت فایل ورد (microsoft word) ارائه می گردد

متن داخلی مقاله بسیار عالی، پر محتوا و قابل درک می باشد و شما از استفاده ی آن بسیار لذت خواهید برد. ما عالی بودن این مقاله را تضمین می کنیم

فایل ورد این مقاله بسیار خوب تایپ شده و قابل کپی و ویرایش می باشد و تنظیمات آن نیز به صورت عالی انجام شده است؛ به همراه فایل ورد این مقاله یک فایل پاور پوینت نیز به شما ارئه خواهد شد که دارای یک قالب بسیار زیبا و تنظیمات نمایشی متعدد می باشد

توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل می باشد و در فایل اصلی فایل ورد کامل طراحی تمام جمع کننده تحمل خطای زمان واقعی برای کاربردهای حیاتی،به هیچ وجه بهم ریختگی وجود ندارد

تعداد صفحات این فایل: ۲۶ صفحه

۵-نتیجه گیری

در این مقاله، یک روش جدید برای جمع کننده نقلی خود آموزی و خود ترمیمی با سربار حداقل مساحت پیشنهاد شده است. طرح پیشنهادی قادر به تشخیص و ترمیم هر دو خطای منفرد و مضاعف در حالت انلاین است. از این روی، این طرح عاری از مسئله انتشار خطای نقلی است. تمام جمع کننده مقاوم به خطای پیشنهادی، از حیث تشخیص خطای تک نت و چند نت و احتمال تشخیص با طرح‌های تمام جمع کننده خود ترمیمی و خود ازمایی مبتنی بر TMR و DMR مقایسه می‌شود. نتایج مقایسه طرح‌های پیشنهادی، نشان دهنده ظرفیت عملکردی برتر آن است. طرح پیشنهادی تا بیش از سطح مطلوب توسعه پذیر است. یک تسهیم کننده مقاوم به خطای ۸ بیت، نیز با استفاده از طرح پیشنهادی اجرا می‌شود. این تسهیم کنده در حالت ابشاری عملکرد کافی داشته و قادر به مدیریت خطاهای سینگل نت و مولتی نت به طور موفق می‌باشد. ۶ Conclusion

عنوان انگلیسی:Real-time fault tolerant full adder design for critical applications~~en~~

۶ Conclusion

In this paper, a new technique for self checking and self repairable carry save adder with minimal area overhead has been proposed. The proposed design can detect and repair both single and double faults at a time online. Hence, this design is free from the problem of fault propagation through carry. The proposed fault tolerant full adder is compared in terms of single and multi-net error detection and correction possibility with the DMR-based, TMRbased, self testing and self repairing full adder designs. The comparison results of the proposed designs are found better that ensure its superior performance capability. The proposed design is extendable up to a desirable level. A 8-bit fault tolerant multiplier is also implemented using the proposed design. It works effi- ciently when cascaded and can handle single and multi-net faults successfully.

$$en!!