فایل ورد کامل رویکرد کد گذاری در اتصال های سه بعدی کم مصرف

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

این مقاله، ترجمه شده یک مقاله مرجع و معتبر انگلیسی می باشد که به صورت بسیار عالی توسط متخصصین این رشته ترجمه شده است و به صورت فایل ورد (microsoft word) ارائه می گردد

متن داخلی مقاله بسیار عالی، پر محتوا و قابل درک می باشد و شما از استفاده ی آن بسیار لذت خواهید برد. ما عالی بودن این مقاله را تضمین می کنیم

فایل ورد این مقاله بسیار خوب تایپ شده و قابل کپی و ویرایش می باشد و تنظیمات آن نیز به صورت عالی انجام شده است؛ به همراه فایل ورد این مقاله یک فایل پاور پوینت نیز به شما ارئه خواهد شد که دارای یک قالب بسیار زیبا و تنظیمات نمایشی متعدد می باشد

توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل می باشد و در فایل اصلی فایل ورد کامل رویکرد کد گذاری در اتصال های سه بعدی کم مصرف،به هیچ وجه بهم ریختگی وجود ندارد

تعداد صفحات این فایل: ۲۴ صفحه

چکیده
رابط های سیلیکانی در اتصالات سه بعدی مصرف قدرت بالایی دارند، که می توان این میزان مصرف را با راهبردهای کدگذاری کاهش داد. این مقاله رویکردی را مطرح می کند که مصرف قدرت رابط های سیلکانی را از طریق تعیین بیت آگاه به سیگنال کاهش می دهد که شامل تبدیل هایی می باشد تا از تاثیر میدان نیمه هادی فلز اکسید بهره گرفت. این رویکرد هزینه مازادی را تحمیل نمی کند و منجر به کاهش تضمینی مصرف برق و قدرت می گردد. تحلیل راهبرد ما نشان می دهد که کاهش مصرف قدرت در رابط های سیلیکانی تا میزان % به ازای جریان داده های واقعی متناسب (همانند حس گر تصویری) و % به ازای جریان داده های کدگذاری شده تصادفی کم قدرت امکان پذیر است.
-مقدمه
ترکیب سه بعدی راه حل مطلوبی برای غلبه بر چالش هایی است که با محدوده قانون مور پدید می آیند. برای اتصال قطعات سیستم سه بعدی در تراشه، ردیف های رابط سیلیکانی معمولا به کار می روند چون میزان تاخیر در آنها کم است و اعتبار بالایی دارند. مطالعات قبلی نشان می دهند که تغییر از ترکیب بعدی به بعدی با استفاده از رابط های سیلیکانی امکان کاهش عمده تاخیر در مدار را فراهم می کند، اما اغلب موارد مصرف قدرت را افزایش می دهد.
مصرف قدرت سیستم به طور عمده تحت تاثیر رابط های سیلیکانی می باشد. در ردیف های رابط های سیلیکانی ظرفیت های خازنی دوتایی بزرگ اند که به خاطر ابعاد نسبتا بالا و زیرلایه هدایتی می باشد. لذا این اتصال های دوتایی مسئله عمده در طرحی مدارهای ترکیبی بعدی به شمار می روند و در زمینه های علم و صنعت توجه زیادی به خود جلب نموده اند.
– نتیجه گیری
این اثر رویکردی برای کاهش مصرف نیرو و قدرت رابط سیلیکانی با چیدمان هوشمند، آگاه به تاثیر فیزیکی، بیت به رابط سیلیکانی محلی مطرح می کند که از ویژگی های احتمالی بیت داده های انتقالی بهره می برد. تحلیل های مجموعه عمده جریان داده های ترکیبی و حقیقی اهمیت و کارایی رویکرد کم مصرف تاکید دارد که می تواند مصرف قدرت و نیرو رابط های سیلیکانی مدرن را تا % کاهش دهد، بدون اینکه هزینه های مازاد چشمگیر تحمیل کند.

عنوان انگلیسی:Coding Approach for Low-Power 3D Interconnects~~en~~

Abstract

Through-silicon vias (TSVs) in 3D ICs show a significant power consumption, which can be reduced using coding techniques. This work presents an approach which reduces the TSV power consumption by a signal-aware bit assignment which includes inversions to exploit the MOS effect. The approach causes no overhead and results in a guaranteed reduction of the overall power consumption. An analysis of our technique shows a reduction in the TSV power consumption by up to 48 % for real correlated data streams (e.g. image sensor), and 11 % for low-power encoded random data streams.

Introduction

D integration is a promising solution to overcome the challenges that arise with the limit of Moore’s law. To connect the dies of a 3D system on chip (3D SoC), through-silicon via (TSV) arrays are typically used as they yield to a short delay and a high reliability [1]. Previous work shows that shifting from 2D to 3D integration, employing TSVs, allows for a significant reduction in the circuit footprint and delay, but often increases the power consumption [2]. The system power consumption is significantly affected by TSVs as they suffer from capacitive coupling which additionally impairs the signal integrity [3]. In TSV arrays, the coupling capacitances are large due to the relatively large TSV dimensions and the conductive substrate [4]. Additionally, the high number of aggressors in 3D further increases the coupling. Thus, coupling is a critical design concern for 3D integrated circuits (3D ICs) and consequently caught the attention of academia and industry (e.g. [4–]).

Conclusion

This work presents an approach to reduce the TSV power consumption by an intelligent, physical-effect-aware, local bit-to-TSV assignment, which exploits the stochastic bit properties of the transmitted data. Analyses for a large set of real and synthetic data streams underline the importance and efficiency of our low-power approach which is able to reduce the power consumption of modern TSVs by over 40 %, without inducing noticeable overhead costs..

$$en!!