فایل ورد کامل طرح n-MOSFET به کمک گیت ساختگی برای یک مدار ادغام یافته ی مقاوم به تابش

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

این مقاله، ترجمه شده یک مقاله مرجع و معتبر انگلیسی می باشد که به صورت بسیار عالی توسط متخصصین این رشته ترجمه شده است و به صورت فایل ورد (microsoft word) ارائه می گردد

متن داخلی مقاله بسیار عالی، پر محتوا و قابل درک می باشد و شما از استفاده ی آن بسیار لذت خواهید برد. ما عالی بودن این مقاله را تضمین می کنیم

فایل ورد این مقاله بسیار خوب تایپ شده و قابل کپی و ویرایش می باشد و تنظیمات آن نیز به صورت عالی انجام شده است؛ به همراه فایل ورد این مقاله یک فایل پاور پوینت نیز به شما ارئه خواهد شد که دارای یک قالب بسیار زیبا و تنظیمات نمایشی متعدد می باشد

توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل می باشد و در فایل اصلی فایل ورد کامل طرح n-MOSFET به کمک گیت ساختگی برای یک مدار ادغام یافته ی مقاوم به تابش،به هیچ وجه بهم ریختگی وجود ندارد

تعداد صفحات این فایل: ۳۰ صفحه

یک طرح (DGA n-MOSFET) ترانزیستور اثر میدانی اکسید فلزی نیمه هادی نوع – n با کمک گیت ساختگی به منظور نشان دادن اثربخشی آن در کاهش جریان های نشتی ناشی از تابش در یک n-MOSFET معمولی ارزیابی می شود. در طرح DGA n-MOSFET ارائه شده، جریان های نشتی ناشی از تابش با مجزاسازی منبع و درین از اکسیدهای پوشه ای با استفاده از یک لایه p + و گیت های ساختگی حل و فصل می شوند. علاوه بر این، انتظار بر این است که گیت های ساختگی و لایه های فلز-۱ ساختگی به دام انداختن بار در اکسیدهای پوشه ای را جبرانسازی کنند. ساختار ذاتی DGA n-MOSFET معایب ترانزیستور طرح محصور را تکمیل می کند، که به منظور بهبود مشخصات تحمل تابش ارائه شده است. نتایج شبیه سازی از طرح DGA n-MOSFET نشان دهنده ی اثربخشی حذف چنین مسیرهای جریان نشت ناشی از تابش است. علاوه بر این نتایج تجربی به دست آمده از قرار گرفتن در معرض تابش با طرح DGA n-MOSFET ساخته شده نیز نشان دهنده ی عملکرد خوب با توجه به تحمل دوز یونیزه کلی است.

اصطلاحات شاخص: طرح n-MOSFET به کمک گیت ساختگی | اصلاح طرح | سخت شدن تابش | جریان نشتی ناشی از تابش | دوز یونیزه کلی.

عنوان انگلیسی:

Dummy Gate-Assisted n-MOSFET Layout for a Radiation-Tolerant Integrated Circuit

~~en~~ writers :

Min Su Lee and Hee Chul Lee

A dummy gate-assisted n-type metal oxide semiconductor field effect transistor (DGA n-MOSFET) layout was
evaluated to demonstrate its effectiveness at mitigating radiation-induced leakage currents in a conventional n-MOSFET. In
the proposed DGA n-MOSFET layout, radiation-induced leakage
currents are settled by isolating both the source and drain from
the sidewall oxides using a  layer and dummy gates. Moreover,
the dummy gates and dummy Metal-1 layers are expected to
suppress the charge trapping in the sidewall oxides. The inherent
structure of the DGA n-MOSFET supplements the drawbacks
of the enclosed layout transistor, which is also proposed in order
to improve radiation tolerance characteristics. The  
simulation results of the DGA n-MOSFET layout demonstrated
the effectiveness of eliminating such radiation-induced leakage
current paths. Furthermore, the radiation exposure experimental
results obtained with the fabricated DGA n-MOSFET layout also
exhibited good performance with regard to the total ionizing dose
tolerance.

Index Terms: Dummy gate-assisted n-MOSFET layout | layout modification | radiation hardening | radiation-induced leakage current | total ionizing dose.

$$en!!